Τεχνικές ελέγχου ορθής λειτουργίας με έμφαση στη χαμηλή κατανάλωση ισχύος
| dc.contributor.advisor | Νικολός, Δημήτριος | gr |
| dc.contributor.author | Μπέλλος, Μάτσιεϊ | gr |
| dc.contributor.committee | Παλιουράς, Βασίλειος | gr |
| dc.contributor.committee | Αλεξίου, Γεώργιος | gr |
| dc.contributor.committee | Τσιατούχας, Γεώργιος | gr |
| dc.contributor.committee | Γκούτης, Κωνσταντίνος | gr |
| dc.contributor.committee | Βέργος, Χαρίδημος | gr |
| dc.contributor.committee | Καβουσιανός, Χρυσοβαλάντης | gr |
| dc.contributor.committee | Νικολός, Δημήτριος | gr |
| dc.contributor.other | Bellos, Maciej | en |
| dc.date.accessioned | 2007-06-25T06:14:02Z | |
| dc.date.available | 2007-06-25T06:14:02Z | |
| dc.date.copyright | 2005-07-21 | |
| dc.date.issued | 2007-06-25T06:14:02Z | |
| dc.degree | Διδακτορική Διατριβή | gr |
| dc.description.abstract | Η διατριβή ασχολείται με το αντικείμενο του ελέγχου ορθής λειτουργίας κυκλωμάτων κατά τον οποίο λαμβάνεται υπόψη και η συμπεριφορά ως προς την κατανάλωση ισχύος. Οι τεχνικές που προτείνονται αφορούν α) τη συμπίεση ενός συνόλου δοκιμής σε περιβάλλον ενσωματωμένου ελέγχου με χρήση εξωτερικών ελεγκτών, β) την εμφώλευση διανυσμάτων δοκιμής σε περιβάλλον ενσωματωμένου ελέγχου και γ) τη μείωση της κατανάλωση ισχύς και ενέργειας σε περιβάλλον εξωτερικού ελέγχου. Η συμπίεση των δεδομένων βασίζεται στην παρατήρηση ότι ένα διάνυσμα δοκιμής μπορεί να παραχθεί από το προηγούμενό του με την αντικατάσταση κάποιων τμημάτων του. Μεγαλύτερη συμπίεση επιτυγχάνεται όταν γίνει αναδιαταξή διανυσμάτων και αναδιάταξη των φλιπ-φλοπ της αλυσίδας ανίχνευσης. Αν η αναδιάταξη των φλιπ-φλοπ γίνει με βάση τη συχνότητα αλλαγών κατάστασης γειτονικών φλιπ-φλοπ τότε επιτυγχάνεται και μείωση της κατανάλωσης ισχύος. Όσον αφορά τις τεχνικές ενσωματωμένου αυτοελέγχου, μελετήθηκε το πρόβλημα της εμφώλευσης διανυσμάτων δοκιμής. Προτάθηκαν αποδοτικά κυκλώματα παραγωγής διανυσμάτων δοκιμής βασισμένα σε ολισθητές γραμμικής ανάδρασης και δέντρα πυλών XOR και σε ολισθητές συνδυασμένους με δέντρα πυλών OR. Όταν τα κυκλώματα υπό έλεγχο είναι κανονικής μορφής όπως είναι οι αθροιστές του αριθμητικού συστήματος υπολοίπων, προτείνονται κυκλώματα που εκμεταλεύονται την κανονική μορφή του συνόλου δοκιμής. Τέλος, σε περιβάλλον εξωτερικού ελέγχου, προτείνονται μέθοδοι αναδιάταξης διανυσμάτων δοκιμής με επανάληψη διανυσμάτων που μειώνουν την κατανάλωση. Οι μέθοδοι αυτές βασίζονται στην επιλογή των κατάλληλων ελάχιστων γεννητικών δέντρων και στη μετατροπή των κατάλληλων επαναλαμβανόμενων διανυσμάτων επιτυγχάνοντας σημαντική μείωση στην κατανάλωση ενέργειας, στη μέση και στη μέγιστη κατανάλωση ισχύος. | gr |
| dc.description.translatedabstract | The dissertation is focused on VLSI testing while power dissipation is also taken into account. The techniques proposed are: a) test data compression in an embedded test environment, b) test set embedding in a built-in self test environment and c) reduction in test power dissipation in an external testing environment. Test data compression is based on the observation that a test vector can be produced from the previous one by replacing some parts of the previous vector with new parts of the current vector. The compression is even higher when the test vectors are ordered and scan cell reordering is also performed. If the scan cell reordering is based on a transition frequency approach then reduction in power dissipation is also achieved. In the case of built-in self test the problem of test set embedding was studied and efficient circuits based on linear feedback shift registers combined with XOR trees or shift registers combined with OR trees were proposed. If the circuits have a regular structure, such as the structure of residue number system adders, then a circuit taking advantage of the regular form of the test set can be derived. Finally, when external testing is considered, we proposed test vector ordering with vector repetition methods, which reduce power consumption. The methods are based on the selection of the appropriate minimum spanning trees and through the modification of the repeated vectors they achieve considerable savings in energy, average and peak power dissipation. | en |
| dc.identifier.uri | https://hdl.handle.net/10889/274 | |
| dc.language.iso | gr | gr |
| dc.relation.isformatof | Η ΒΥΠ διαθέτει αντίτυπο της διατριβής σε έντυπη μορφή στο βιβλιοστάσιο διδακτορικών διατριβών που βρίσκεται στο ισόγειο του κτιρίου της. | gr |
| dc.subject | Έλεγχος ορθής λειτουργίας κυκλωμάτων | gr |
| dc.subject | Ενσωματωμένος αυτοέλεγχος | gr |
| dc.subject | Εξωτερικός έλεγχος | gr |
| dc.subject | Ενσωματωμένος έλεγχος με χρήση εξωτερικών ελεγκτών | gr |
| dc.subject | Συμπίεση συνόλου δοκιμής | gr |
| dc.subject | Αναδιάταξη φλιπ-φλοπ | gr |
| dc.subject | Εμφώλευση διανυσμάτων δοκιμής | gr |
| dc.subject | Έλεγχος αθροιστών αριθμητικού συστήματος | gr |
| dc.subject.alternative | VLSI testing | en |
| dc.subject.alternative | Built-in self-test | en |
| dc.subject.alternative | External testing | en |
| dc.subject.alternative | Embedded testing | en |
| dc.subject.alternative | Test data compression | en |
| dc.subject.alternative | Scan cell reordering | en |
| dc.subject.alternative | Test set embedding | en |
| dc.subject.alternative | Residue number system adder testing | en |
| dc.subject.alternative | Test vector ordering | en |
| dc.subject.alternative | Test vector repetition | en |
| dc.subject.ddc | 621.395 | |
| dc.title | Τεχνικές ελέγχου ορθής λειτουργίας με έμφαση στη χαμηλή κατανάλωση ισχύος | gr |
| dc.title.alternative | VLSI testing techniques focused on low power dissipation | en |