Please use this identifier to cite or link to this item:
Title: Data representation and hardware aspects in a fully-folded successive cancellation polar decoder
Other Titles: Αναπαράσταση δεδομένων και σχεδίαση ενός πλήρως αναδιπλούμενου successive cancellation polar αποκωδικοποιητή
Authors: Ανδριακόπουλος, Χρήστος
Keywords: Polar codes
Successive cancellation
Keywords (translated): Συστήματα διόρθωσης λαθών
Abstract: In this master thesis, is studied and implemented Error-Correction Codes system based on Polar Codes. Polar Codes, introduced by Arıkan, are known for the capacity approach- ing with low hardware complexity. We simulated a Polar Encoder/Decoder system on Matlab in order to evaluate Polar Codes, and implemented in a FPGA device, afterwards. At the beginning, is introduced the basic model of a digital communication system, ba- sic units that consist of the entire communication system. After that, is introduced Polar Codes, the construction procedure, and how can be implemented Polar Encoder and De- coder in hardware. Chapter. 3 introduces decoding algorithms for Polar Codes, such as Successive-Cancellation (SC), Successive-List-Cancellation (SLC) and Belief Propaga- tion (BP). Also Chapter 3 discusses several state-of-the-art implementations of Polar De- coders. In this master thesis, we focus on SC decoding algorithm due its simplicity which facilitate the study of codes with relatively long block length. Due to limited resources in a FPGA device, the technique of ‘folding’ applied, so the transformed DFG uses only one processing unit (PB). A data representation scheme is introduced and it is shown to lead to 30−50% reduction of required memory, for practical block lengths. In Chapter 5 shows implementation results and BER vs. noise level curves, while data are extracted from Matlab simulations and FPGA implementation using the logic analyzer Chipscope.
Abstract (translated): Στην παρούσα μεταπτυχιακή εργασία μελετήθηκαν και υλοποιήθηκαν συστήματα διόρθωσης λαθών (FEC Forward Error Correction) βασισμένα στους Polar Codes. Οι Polar Codes είναι γνωστοί για την επίδοση τους, καθώς επιτυγχάνουν την χωρητικότητα του καναλιού ασυμπτωτικά με χαμηλή πολυπλοκότητα. Προκειμένου να αξιολογήσουμε ένα σύστημα διόρθωσης λαθών αρχικά έγιναν εξομοιώσεις σε Matlab και στην συνέχεια υλοποιήθηκε μια αρχικτονική σε FPGA όπου πήραμε τις αντίστοιχες μετρήσεις. Αρχικά παρουσιάζονται βασικές έννοιες για ένα ψηφιακό επικοινωνιακό σύστημα, δομικές μονά- δες που απαρτίζουν ένα τέτοιο σύστημα, καθώς γίνεται μια εισαγωγή στους κώδικες διόρθωσης λαθών. Ακολουθεί μια εισαγωγή για τους Polar Codes, πως κατασκευάζονται και πως υλοποιούνται σε υλικό ο κωδικοποιητής και ο αποκωδικοποιητής. Στην συνέχεια παρουσιάζονται διάφοροι αλγόριθμοι αποκωδικοποίησης, όπως Successive-Cancellation (SC), Successive-List-Cancellation (SLC) και Belief Propagation (BP), καθώς επίσης και διάφορες αρχιτεκτονικές που έχουν προταθεί. Στα πλαίσια της διπλωματικής χρησιμοποιήθηκε ο αλγόριθμος Successive-Cancellation για λόγους απλότητας, με σκοπό να κατα- σκευαστεί όσο το δυνατό μεγαλύτερο μήκος κώδικα. Καθώς υπάρχουν περιορισμένοι πόροι σε ένα FPGA εφαρμόστηκε η τεχνική του ‘folding’ όπου στο μετασχηματισμένο γράφημα χρησιμοποιείται μια βασική μονάδα για τις πράξεις. Επίσης παρουσιάζεται μια εναλλακτική αναπαράσταση των LLRs με τους αντίστοιχους μετασχηματισμούς, βασισμένη σε αρχές της αναπαράστασης κινητής υποδιαστολής, όπου φαίνεται να πετυχαίνει μείωση της απαιτούμενης μνήμης κατά 30−50%, καθώς αυξάνεται το μήκος του κώδικα. Στο Κεφάλαιο 5 παρατίθονται τα αποτελέσματα της υλοποίησης και οι αντίστοιχες γραφικές παραστάσεις BER συναρτήσει της στάθμης θορύβου, καθώς τα δεδομένα έχουν εξαχθεί μέσω εξομοιώσεων Matlab και μετρήσεις από την υλοποίηση σε FPGA μέσω του Chipscope.
Appears in Collections:Τμήμα Μηχανικών Η/Υ και Πληροφορικής (ΜΔΕ)

Files in This Item:
File Description SizeFormat 
polar.pdf1.77 MBAdobe PDFView/Open

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.