Please use this identifier to cite or link to this item:
Title: Bootstrapped MOS διακόπτης
Authors: Σταθόπουλος, Νικόλαος
Keywords: Τρανζίστορ
Κύκλωμα δειγματοληψίας και συγκράτησης
Keywords (translated): MOS
Abstract: Η παρούσα μεταπτυχιακή διπλωματική εργασία έχεις ως στόχο να περιγράψει τη λειτουργία ενός βασικού και ολοκληρωμένου bootstrapped κυκλώματος για ένα σύστημα δειγματοληψίας και κράτησης. Στα ηλεκτρονικά, ένα κύκλωμα δειγματοληψίας και συγκράτησης είναι μια αναλογική συσκευή που δογματίζει την τάση ενός συνεχoύς μεταβαλλόμενου αναλογικού σήματος και διατηρεί την τιμή του σε σταθερό επίπεδο για ένα καθορισμένο ελάχιστο χρονικό διάστημα. Τα κυκλώματα δειγματοληψίας και συγκράτησης και οι σχετικοί ανιχνευτές αιχμής είναι οι στοιχειομετρικές συσκευές αναλογικής μνήμης. Χρησιμοποιούνται συνήθως σε μετατροπείς αναλογικού ψηφιακού σήματος για την εξάλειψη των μεταβολών στο σήμα εισόδου που μπορεί να καταστρέψουν τη διαδικασία μετατροπής. Ένα τυπικό κύκλωμα δείγματος και συγκράτησης αποθηκεύει ηλεκτρικό φορτίο σε έναν πυκνωτή και περιέχει τουλάχιστον μία συσκευή μεταγωγής. Για να δοκιμάσετε το σήμα εισόδου, ο διακόπτης συνδέει τον πυκνωτή με την έξοδο ενός ενισχυτή μνήμης. Ο ενδιάμεσος ενισχυτής φορτίζει ή εκφορτίζει τον πυκνωτή έτσι ώστε η τάση στον πυκνωτή να είναι πρακτικά ίση ή αναλογική προς την τάση εισόδου. Σε κατάσταση αναμονής, ο διακόπτης αποσυνδέει τον πυκνωτή από το ρυθμιστή. Ο πυκνωτής απορρίπτεται πάντοτε από τα δικά του ρεύματα διαρροής και από τα χρήσιμα ρεύματα φορτίου τα οποία καθιστούν το κύκλωμα εγγενώς πτητικό, αλλά η απώλεια τάσης (πτώση τάσης) εντός συγκεκριμένου χρόνου συγκράτησης παραμένει εντός αποδεκτού περιθωρίου σφάλματος. Περιληπτικά αναφέρουμε παρακάτω τα αντικείμενα που θα αναφερθούν ως προς συζήτηση και ανάλυση. Στο πρώτο κεφάλαιο παραθέτουμε την εισαγωγή. Στο δεύτερο κεφάλαιο αναλύουμε τους βασικούς τρόπους πόλωσης ενός τρανζίστορ Στο τρίτο αναλύουμε εκτενώς τους διαφορικούς και τελεστικούς ενισχυτές. Τέλος στο τέταρτο και τελευταίο κεφάλαιο αναλύουμε πως ένα τρανζίστορ λειτουργεί σαν διακόπτης και παραθέτουμε κυκλώματα δειγματοληψίας και κράτησης καθώς και ένα ολοκληρωμένο κύκλωμα bootstrapped.
Abstract (translated): This master's thesis aims to describe the operation of a basic and integrated bootstrapped circuit for a sampling and reservation system. In electronics, a sample and hold system circuit is an analog device that samples the voltage of a continuously varying analog signal and holds its value at a constant level for a specified minimum period of time. Sample and hold circuits and related peak detectors are the elementary analog memory devices. They are typically used in analog-to-digital converters to eliminate variations in the input signal that can corrupt the conversion process. A typical sample and hold circuit stores electric charge in a capacitor and contains at least one switching device and normally one operational amplifier. To sample the input signal the switch connects the capacitor to the output of a buffer amplifier. The buffer amplifier charges or discharges the capacitor so that the voltage across the capacitor is practically equal, or proportional to input voltage. In hold mode, the switch disconnects the capacitor from the buffer. The capacitor is invariably discharged by its own leakage currents and useful load currents, which makes the circuit inherently volatile, but the loss of voltage (voltage drop) within a specified hold time remains within an acceptable error margin. The first chapter refers to the introduction. In the second chapter, the basic ways of polarizing a transistor are analyzed. The third chapter cites extensively differential and operational amplifiers. Finally, the fourth chapter explicates how a transistor acts as a switch and provides sample and hold circuits as well as a bootstrapped integrated circuit.
Appears in Collections:Τμήμα Φυσικής (ΜΔΕ)

Files in This Item:
File Description SizeFormat 
thesis stathopoulos_____.pdf2.36 MBAdobe PDFView/Open

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.