Please use this identifier to cite or link to this item: http://hdl.handle.net/10889/14190
Title: Υλοποίηση σε FPGA του αλγορίθμου Canny για ανίχνευση ακμών
Other Titles: FPGA implementation of the Canny algorithm for edge detection
Authors: Ξυνός, Αναστάσιος
Keywords: Ανίχνευση ακμών
Ψηφιακή επεξεργασία εικόνας
Keywords (translated): Edge detection
Digital image processing
FPGA
Verilog
Abstract: Η ανίχνευση ακμών σε εικόνες και βίντεο είναι από τις πιο παλιές εφαρμογές της ψηφιακής επεξεργασίας εικόνας. Με τη ραγδαία εξέλιξη στον τομέα της τεχνητής νοημοσύνης συναντάται πλέον παντού: στη ρομποτική, στην αυτοκινητοβιομηχανία, στην ιατρική αλλά ακόμα και στη γεωργία μέσω σύγχρονων drone που διαθέτουν πολλαπλές κάμερες. Για το λόγο αυτό σήμερα περισσότερο από ποτέ χρειαζόμαστε νέους σχεδιασμούς και αρχιτεκτονικές ικανούς να επιταγχύνουν τις εφαρμογές που η ανίχνευση ακμών κρίνεται αναγκαία. Μια τεχνική που χρησιμοποιείται ευρέως τόσο στη βιομηχανία όσο και στον ακαδημαϊκό τομέα είναι ο αλγόριθμος Canny. Στόχος λοιπόν αυτής της διπλωματικής εργασίας είναι η εις βάθος μελέτη του αλγορίθμου αυτού καθώς και η αποδοτική του υλοποίηση σε ένα FPGA χαμηλού κόστους. Η σχεδίαση πραγματοποιήθηκε εξ’ολοκλήρου με χρήση της γλώσσας περιγραφής υλικού Verilog αλλά χωρίς τη χρήση έτοιμων IP cores. Η υλοποίηση στο FPGA Xilinx XC7A35T-1CPG236C της οικογένειας Artix-7 πετυχαίνει ακρίβεια πολύ κοντά σε αυτή των software υλοποιήσεων ενώ λειτουργεί με συχνότητα 32Mhz και εκτιμώμενη κατανάλωση ισχύος μικρότερη των 0.26W. Εκτός από τη block RAM, δεν γίνεται εκτεταμένη χρήση άλλων πόρων του FPGA, κάτι που δίνει τη δυνατότητα ανάπτυξης μιας ASIC υλοποίησης χαμηλής ισχύος που θα μπορούσε να αξιοποιηθεί από πολλά ενσωματωμένα συστήματα στο μέλλον.
Abstract (translated): Edge detection in pictures and videos is one of the oldest applications of digital image processing. With the rapid development in the field of artificial intelligence it is now seen everywhere: in robotics, in the automotive industry, in medicine and even in agriculture using modern drones that use multiple cameras. For this reason, today more than ever we need new designs and architectures capable of accelerating the applications where edge detection is deemed crucial. One technique that is widely used in both industry and research is the Canny algorithm. The aim of this diploma thesis is the in-depth study of this algorithm as well as its efficient implementation on a low-cost FPGA. The design is written entirely in the Verilog HDL (Hardware Description Language) and without using any ready-made IP cores. The FPGA implementation on the Xilinx XC7A35T-1CPG236C of the Artix-7 family achieves accuracy really close to that of the software implementations while operating at a frequency of 32MHz and estimated power consumption of less than 0.26W. Apart from block RAM, there is no extensive use of other FPGA resources, which leaves room for a low-power ASIC implementation that could be utilized by many embedded systems in the future.
Appears in Collections:Τμήμα Μηχανικών Η/Υ και Πληροφορικής (ΔΕ)

Files in This Item:
File Description SizeFormat 
xynos_thesis_final.pdf2.64 MBAdobe PDFView/Open
source_code.zip215.37 kBUnknownView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.