Please use this identifier to cite or link to this item: http://hdl.handle.net/10889/15425
Title: Υλοποίηση του αποκωδικοποιητή JPEG σε τεχνολογία FPGA με χρήση σύνθεσης υψηλού επιπέδου (High-Level Synthesis, HLS)
Other Titles: Implementation of JPEG decoder in FPGA technology using High-Level Synthesis (HLS)
Authors: Αποστόλου, Δήμητρα Ανδριάνα
Keywords: Σύνθεση υψηλού επιπέδου
Αποκωδικοποιητές JPEG
Keywords (translated): Field Programmable Gate Array (FPGA)
High-level synthesis
JPEG decoders
Vivado HLS
Abstract: Στην σύγχρονη εποχή με την ραγδαία ανάπτυξη της τεχνολογίας, οι περισσότερες ηλεκτρονικές συσκευές έχουν την δυνατότητα λήψης, αποθήκευσης και αποστολής φωτογραφιών σε διαδικτυακά διαθέσιμα αποθηκευτικά μέσα. Αυτό δημιούργησε την ανάγκη για γρήγορη και ποιοτική κωδικοποίηση της εικόνας, πράγμα που οδήγησε στη δημιουργία του προτύπου JPEG το οποίο έχει τα κατάλληλα χαρακτηριστικά και τις δυνατότητες που χρειάζονται ώστε να μπορεί να χρησιμοποιηθεί σε συστήματα με μικρές απαιτήσεις σε μνήμη, προσφέροντας ταυτόχρονα υψηλό βαθμό συμπίεσης της εικόνας. Σκοπός αυτής της διπλωματικής εργασίας είναι η σύνθεση υψηλού επιπέδου του αλγορίθμου του αποκωδικοποιητή JPEG. Για το σκοπό αυτό χρησιμοποιήθηκε το εργαλείο Vivado HLS της Xilinx. Αρχικά, ο αλγόριθμος εισάγεται στο εργαλείο του Vivado HLS όπου πραγματοποιείται η σύνθεσή του, η οποία καταλήγει σε μία RTL περιγραφή. Στη συνέχεια εφαρμόζεται μια σειρά βελτιστοποιήσεων μέσω των τεχνικών που υποστηρίζει το εργαλείο αυτό προκειμένου να παραχθεί το καλύτερο δυνατό αποτέλεσμα. Η τελική υλοποίηση κρίνεται ως προς τη μείωση της καθυστέρησης και την χρήση των πόρων υλικού που απαιτούνται.
Abstract (translated): In modern times with the rapid development of technology, most electronic devices have the ability to capture, store and upload photos to online storage media. This has created the need for fast and high quality image encoding, which has led to the creation of the JPEG standard which has the necessary features and capabilities needed to be used in systems with low memory requirements, while offering a high degree of image compression. The purpose of this thesis is the high-level synthesis of the JPEG decoder algorithm. For this purpose, the Vivado HLS tool from Xilinx was used. First, the algorithm is imported into the Vivado HLS tool where its synthesis is implemented, which results in an RTL description. Then a series of optimizations are applied through the techniques supported by this tool in order to produce the best possible result. The final implementation is judged in terms of latency reduction and the use of hardware resources required.
Appears in Collections:Τμήμα Ηλεκτρολ. Μηχαν. και Τεχνολ. Υπολογ. (ΔΕ)

Files in This Item:
File Description SizeFormat 
Nemertes_Thesis_ApostolouDimitra.pdf2.6 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.