Please use this identifier to cite or link to this item:
Title: Ανάπτυξη αρχιτεκτονικών και υλοποιήσεις σε υλικό του αποκωδικοποιητή υφής για το πρότυπο ASTC
Other Titles: Architectural development and hardware implementations of the texture decoder for the ASTC standard
Authors: Τσάμης, Θεόδωρος
Keywords: Συμπίεση εικόνας
Ενσωματωμένα συστήματα
Keywords (translated): Image compression
Embedded systems
Abstract: Το θέμα το οποίο πραγματεύεται η συγκεκριμένη εργασία επικεντρώνεται στη μελέτη του προτύπου ASTC και στη ψηφιακή υλοποίηση μέρους του προτύπου. Αρχικά, στην εργασία εξηγείται η σημασία της συμπίεσης δεδομένων, παρουσιάζοντας τα πλεονεκτήματα που φέρει. Ο αλγόριθμος ASTC αποτελεί μία μορφή συμπίεσης δεδομένων το οποίο έχει αναπτυχθεί ειδικά για τη κωδικοποίηση υφής. Στη συνέχεια ακολουθεί μία περιγραφή του προτύπου ASTC. Παρουσιάζονται τα στάδια ανάπτυξης του προτύπου, η αναγκαιότητα που οδήγησε στην ανάπτυξη του καθώς και οι μηχανισμοί και αλγόριθμοι που αξιοποιεί. Προτείνονται δύο υλοποιήσεις για την αρχιτεκτονική του αλγορίθμου ASTC στη περιορισμένη LDR λειτουργία του. Η πρώτη υλοποίηση έχει ως στόχο την επεξεργασία κάθε pixel σε ένα κύκλο ρολογιού. Η δεύτερη υλοποίηση έκανε χρήση της τεχνικής pipeline ώστε να χωρίσει το κύκλωμα σε στάδια και να βελτιώσει την συχνότητα του ρολογιού που δύναται να χρησιμοποιηθεί. Η σχεδίαση υλοποιήθηκε σε τεχνολογίες FPGA, υποστηρίζοντας διαφορετικές εικόνες που είναι συμπιεσμένες με το LDR profile του αλγορίθμου ASTC. Με την υλοποίηση μετρήθηκαν οι καταναλισκόμενοι πόροι υλικού και οι επιτεύξιμες συχνότητες λειτουργίας. Τέλος, η εργασία ολοκληρώνεται με την προσομοίωση της σχεδίασης, την αξιολόγηση των αποτελεσμάτων, την ανάλυση συμπερασμάτων καθώς και τις βελτιώσεις που μπορούν να επιτευχθούν.
Abstract (translated): The diploma thesis focuses on the study of the ASTC standard and the digital implementation of part of the standard. At first, the importance as well as the advantages of data compression are highlighted. The ASTC algorithm is a form of data compression that has been developed specifically for texture coding. Subsequently, a more detailed description of the ASTC standard is provided. The development stages of the standard are presented, the necessity that led to its development and the mechanisms and algorithms that it utilizes. Two implementations are proposed for the architecture of the ASTC algorithm in its limited LDR function. The first implementation aims at editing each pixel in a clock cycle. The second implementation exploits the pipeline technique to divide the circuit into stages and improve the clock frequency that can be used. The design was implemented in FPGA technologies, supporting different images compressed with the LDR profile of the ASTC algorithm. For each implementation the consumed material resources as well as the operational frequencies were estimated. Finally, the work is completed with the simulation of the design, the evaluation of the results, the analysis of conclusions as well as suggestions for potential improvements.
Appears in Collections:Τμήμα Ηλεκτρολ. Μηχαν. και Τεχνολ. Υπολογ. (ΔΕ)

Files in This Item:
File Description SizeFormat 
Nemertes_Tsamis(ele).pdf2.36 MBAdobe PDFView/Open

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.