Σχεδίαση και υλοποίηση επιταχυντή υλικού σε FPGA για την ανίχνευση στρες με χρήση δικτύων LSTM
Loading...
Date
2026-06-13
Authors
Παπαθανασίου, Δημήτριος
Journal Title
Journal ISSN
Volume Title
Publisher
Abstract
Η παρούσα διπλωματική εργασία εστιάζει στη σχεδίαση και υλοποίηση ενόςεπιταχυντή υλικού σε πλακέτα FPGA για την ανίχνευση του στρες σε πραγματικό χρόνο, αξιοποιώντας Αναδρομικά Νευρωνικά Δίκτυα τύπου LSTM, με κύριο στόχο την αντιμετώπιση του υπολογιστικού και ενεργειακού κόστους που απαιτούν τα μοντέλα Βαθιάς Μάθησης σε «έξυπνες» συσκευές. Αρχικά, εκπαιδεύτηκαν και αξιολογήθηκαν αρχιτεκτονικές LSTM μοντέλων σε διαφορετικά σύνολα δεδομένων δημιουργημένα για ανίχνευση στρες που περιέχουν βιοσήματα. Στη συνέχεια, έγινε μετατροπή των δεδομένων και των παραμέτρων των δικτύων σε αριθμητική σταθερής υποδιαστολής και αναπτύχθηκε το κύκλωμα του επιταχυντή σε γλώσσα περιγραφής υλικού Verilog, ενσωματώνοντας μονάδες διαχείρισης των δεδομένων εισόδου και κανονικοποίησης τους καθώς και την μονάδα που εκτελεί τον αλγόριθμο των δικτύων. Η ολοκλήρωση του συστήματος πραγματοποιήθηκε με τη διασύνδεση του επιταχυντή με τονενσωματωμένο επεξεργαστή του FPGA μέσω του πρωτοκόλλου AXI-Stream. Τέλος, εξάγονται και αναλύονται οι μετρικές για την ακρίβεια του κυκλώματος, για τον χρόνο απόκρισης του καθώς και για την κατανάλωση πόρων και ισχύος στο FPGA.
Description
Keywords
Αναγνώριση στρες, Νευρωνικά δίκτυα, Επιταχυντές υλικού