Υλοποίηση του RISC-V με την τεχνική των μερικώς επικαλυπτόμενων λειτουργιών
Loading...
Date
2024-07-22
Authors
Γιαννάκης, Εμμανουήλ Δημήτριος
Journal Title
Journal ISSN
Volume Title
Publisher
Abstract
Σε αυτή τη διπλωματική εργασία υλοποιείται ένα μοντέλο ενός επεξεργαστή με την τεχνική των μερικώς επικαλυπτόμενων λειτουργιών που βασίζεται στην αρχιτεκτονική RISC-V. Για την υλοποίηση επιλέχθηκε η γλώσσα περιγραφής υλικού Verilog. Για την επιβεβαίωση της σωστής λειτουργίας του μοντέλου έγιναν εξομοιώσεις μεμονωμένα για κάθε εντολή που μπορεί να εκτελέσει το μοντέλο καθώς και ακολουθίες εντολών οι οποίες περιείχαν όλες τις εξαρτήσεις που μπορούν να προκύψουν. Επιπλέον, ο σχεδιασμός φορτώθηκε σε ένα FPGA που ανήκει στην οικογένεια Spartan 7 και διαπιστώθηκε πως ολοκληρώνονται επιτυχώς οι διαδικασίες Synthesis και Implementation.
Description
Keywords
Τεχνική μερικώς επικαλυπτόμενων λειτουργιών, Επεξεργαστές