Αλγόριθμος κατασκευής αθροιστών παράλληλου προθέματος
| datacite.contributor.RelatedPerson | Θεοδωρίδης, Γεώργιος | |
| datacite.contributor.RelatedPerson | Κουρέτας, Ιωάννης | |
| datacite.contributor.Supervisor | Παλιουράς, Βασίλειος | |
| dc.contributor.author | Γαβαλάς, Μάριος Θεόδωρος | |
| dc.contributor.other | Gavalas, Marios Theodoros | |
| dc.date.accessioned | 2026-03-02T11:45:39Z | |
| dc.date.available | 2026-03-02T11:45:39Z | |
| dc.date.issued | 2026-02-27 | |
| dc.degree | graduateThesis | |
| dc.description.abstract | Στην παρούσα διπλωματική εργασία παρουσιάζεται ένας αλγόριθμος κατασκευής αθροιστών παράλληλου προθέματος με στόχο την αναζήτηση αρχιτεκτονικών βέλτιστης απόδοσης και την υλοποίησή τους σε υλικό. Η εργασία δομείται σε επτά κεφάλαια. Αρχικά, παρουσιάζεται το θεωρητικό υπόβαθρο της άθροισης δυαδικών αριθμών με χρήση αθροιστών παράλληλου προθέματος. Στη συνέχεια, προτείνεται τρόπος αναπαράστασης ενός αθροιστή ως μονοδιάστατου πίνακα, ο οποίος επιτρέπει την αυτόματη παραγωγή αθροιστών μέσω προγράμματος. Η προτεινόμενη αναπαράσταση επεκτείνει υπαρκτή προηγούμενη μέθοδο ώστε να υποστηρίζει τόσο ενοποιήσεις διαδοχικών όσο και επικαλυπτόμενων group θέσεων bit. Με βάση την αναπαράσταση αυτή παρουσιάζεται το πρόγραμμα παραγωγής αθροιστών παράλληλου προθέματος που αναπτύχθηκε σε γλώσσα Python, το οποίο παράγει όλους τους δυνατούς αθροιστές για δεδομένο πλήθος bit. Παράλληλα, περιγράφεται η διαδικασία κατά την οποία το πρόγραμμα υπολογίζει για κάθε αθροιστή βασικά χαρακτηριστικά υλοποίησης, όπως τον αριθμό λογικών επιπέδων και το μέγιστο fan-out των κόμβων. Στη συνέχεια, παρουσιάζεται το πρόγραμμα αυτόματης παραγωγής κώδικα VHDL, καθώς και η διαδικασία ελέγχου της ορθής λειτουργίας των αθροιστών μέσω προσομοίωσης. Επιπλέον, παρουσιάζεται το πρόγραμμα αυτόματης παραγωγής κώδικα NetworkX που αναπτύχθηκε για τη γραφική απεικόνιση των αθροιστών. Παρουσιάζονται αποτελέσματα από την αναζήτηση αθροιστών ελάχιστων επιπέδων και κόμβων για 8, 16, 32 και 64 bit και τέλος, διερευνάται η βελτίωση των αθροιστών αυτών μέσω της ανταλλαγής μεταξύ αριθμού επιπέδων και fan-out, καθώς και μέσω της τροποποίησης των αρχιτεκτονικών με χρήση επικαλυπτόμενων group, με σκοπό τη μείωση του fan-out. | |
| dc.description.translatedabstract | In the present diploma thesis, an algorithm for the construction of parallel prefix adders is presented, with the objective of searching for architectures of optimal performance and implementing them in hardware. The thesis is structured in seven chapters. Initially, the theoretical background of binary addition using parallel prefix adders is presented. Subsequently, a method for representing an adder as a one-dimensional array is proposed, which enables the automatic generation of adders through a program. The proposed representation extends an existing previous method so as to support both merges of consecutive and overlapping bit-position groups. Based on this representation, the program for the generation of parallel prefix adders developed in the Python language is presented, which generates all possible adders for a given number of bits. At the same time, the procedure by which the program calculates, for each adder, basic implementation characteristics such as the number of logic levels and the maximum node fan-out is described. Subsequently, the program for automatic VHDL code generation is presented, as well as the procedure for verifying the correct operation of the adders through simulation. In addition, the program for automatic generation of NetworkX code that was developed for the graphical visualization of the adders is presented. Results from the search for adders with minimum levels and nodes for 8, 16, 32 and 64 bits are presented and finally, the optimization of these adders is investigated through the trade-off between number of levels and fan-out, as well as through the modification of the architectures by using overlapping groups, with the aim of reducing fan-out. | |
| dc.identifier.uri | https://hdl.handle.net/10889/31563 | |
| dc.language.iso | el | |
| dc.rights | Attribution-NonCommercial-ShareAlike 3.0 Greece | en |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc-sa/3.0/gr/ | |
| dc.subject | Αθροιστές παράλληλου προθέματος | |
| dc.subject.alternative | Parallel prefix adders | |
| dc.title | Αλγόριθμος κατασκευής αθροιστών παράλληλου προθέματος | |
| dc.title.alternative | Algorithm for the construction of parallel prefix adders |