Αρχιτεκτονικές VLSI ανθεκτικές στη μεταβολή παραμέτρων κατασκευής και λειτουργίας
| dc.contributor.advisor | Παλιουράς, Βασίλειος | |
| dc.contributor.author | Παπαχατζόπουλος, Κλεάνθης | |
| dc.contributor.committee | Θεοδωρίδης, Γεώργιος | |
| dc.contributor.other | Papachatzopoulos, Kleanthis | |
| dc.date.accessioned | 2017-02-20T12:12:49Z | |
| dc.date.available | 2017-02-20T12:12:49Z | |
| dc.date.copyright | 2016-02-01 | |
| dc.degree | Διπλωματική Εργασία | el |
| dc.description.abstract | Στην συγκεκριμένη Διπλωματική εργασία μελετάται η επίδραση της διακύμανσης των παραμέτρων κατασκευής και λειτουργίας στην καθυστέρηση συγκεκριμένων αρχιτεκτονικών πολλαπλασιασμού-άθροισης, χρησιμοποιώντας μοντέλα καθυστέρησης που λαμβάνουν υπόψιν τους τις εισαγόμενες από την κατασκευαστική διαδικασία καθώς και από τις επιδράσεις του περιβάλλοντος διακυμάνσεις. Οι μονάδες πολλαπλασιασμού-άθροισης αποτελούν δομικά στοιχεία σε όλες σχεδόν τις υλοποιήσεις αλγορίθμων Ψηφιακής Επεξεργασίας Σήματος σε υλικό και γι’ αυτό η επίδρασή τους στην συνολική καθυστέρηση του συστήματος καθίσταται κρίσιμη. Ειδικότερα, μελετώνται και συγκρίνονται αρχιτεκτονικές βασισμένες στο RNS και την binary αριθμητική. Επιπλέον, μελετώνται αρχιτεκτονικές μειωμένης πολυπλοκότητας, εξάγοντας συμπεράσματα για την ανοχή σε θέματα καθυστέρησης χρησιμοποιώντας ανάλυση χρονισμού. Για την εξαγωγή αποτελεσμάτων βασιστήκαμε σε Monte-Carlo εξομοιώσεις που μοντελοποίησαν την επίδραση τέτοιων διακυμάνσεων. Η σχετική ανάλυση έδειξε πως το RNS μπορεί να χρησιμοποιηθεί αντί του συμβατικού δυαδικού συστήματος, παρέχοντας κυκλώματα πιο ανεκτικά σε διακυμάνσεις χρονικών παραμέτρων και, κατά συνέπεια, η χρήση τους αυξάνει την απόδοση χρονισμού του συνολικού συστήματος. | el |
| dc.description.translatedabstract | In this thesis, the effect of manufacturing parameter and environmental variations on the delay of specific multiply-add architectures is investigated using delay models that take into account these variations. Multiply-add units constitute fundamental elements for the hardware implementation of almost all Digital Signal Processing algorithms and, for this reason, their impact on the system delay becomes critical. Specifically, RNS-based and binary architectures are comparatively examined. Furthermore, reduced complexity architectures are studied, drawing conclusions about the delay-tolerance of these systems using timing analysis. The results were obtained using Monte-Carlo simulations that model manufacturing and environmental variations. The underlying analysis shows that RNS can be used as an alternative to conventional binary arithmetic for the design of variation-tolerant circuits and therefore its use can increase the overall system timing yield. | el |
| dc.identifier.uri | http://hdl.handle.net/10889/10137 | |
| dc.language.iso | gr | el |
| dc.rights | 0 | el |
| dc.rights.uri | An error occurred getting the license - uri. | * |
| dc.rights.uri | An error occurred getting the license - uri. | * |
| dc.subject | Σύστημα αριθμητικής υπολοίπων | el |
| dc.subject | Ανάλυση χρονισμού | el |
| dc.subject | Αρχιτεκτονικές πολλαπλασιαστών-αθροιστών | el |
| dc.subject | Κυκλώματα ανθεκτικά σε διακυμάνσεις παραμέτρων | el |
| dc.subject | Εξομοιώσεις Monte-Carlo | el |
| dc.subject.alternative | RNS | el |
| dc.subject.alternative | Timing analysis | el |
| dc.subject.alternative | Multiply-add architectures | el |
| dc.subject.alternative | Variation-tolerant design | el |
| dc.subject.alternative | Monte-Carlo simulations | el |
| dc.subject.ddc | 621.395 | el |
| dc.title | Αρχιτεκτονικές VLSI ανθεκτικές στη μεταβολή παραμέτρων κατασκευής και λειτουργίας | el |
| dc.title.alternative | Variation-tolerant of operation and manufacturing parameters VLSI architectures | el |
| dc.type | Thesis | el |