Αναδιάταξη μονάδων ψηφιακής επεξεργασίας σημάτων βάσει των μεταβαλλόμενων αναγκών σε δυναμική περιοχή
| dc.contributor.advisor | Στουραΐτης, Θάνος | |
| dc.contributor.author | Χρηστίδης, Γεώργιος | |
| dc.contributor.committee | Παλιουράς, Βασίλης | |
| dc.contributor.committee | Στουραΐτης, Θάνος | |
| dc.contributor.other | Christidis, Georgios | |
| dc.date.accessioned | 2011-01-05T08:47:18Z | |
| dc.date.available | 2011-01-05T08:47:18Z | |
| dc.date.copyright | 2010-06-18 | |
| dc.date.issued | 2011-01-05T08:47:18Z | |
| dc.degree | Διπλωματική Εργασία | en |
| dc.description.abstract | Η μείωση της κατανάλωσης ισχύος αποτελεί το πιο σημαντικό πρόβλημα στα ψηφιακά ηλεκτρονικά κυκλώματα. Διάφορες μέθοδοι έχουν προταθεί, μεταξύ αυτών η χρήση επεξεργαστών δυναμικά μεταβαλλόμενου μήκους λέξης. Με αυτόν τον τρόπο, στους υπολογισμούς που απαιτείται μέγιστη ακρίβεια ο επεξεργαστής μπορεί να χρησιμοποιεί το μέγιστο δυνατό μήκος λέξης, ενώ σε αυτούς που η χαμηλή κατανάλωση ισχύος είναι ο κύριος στόχος μπορεί να χρησιμοποιεί μικρότερο μήκος λέξης. Τέτοιες απαιτήσεις συναντούνται συχνά σε εφαρμογές ψηφιακής επεξεργασίας σήματος, όπως για παράδειγμα στην κωδικοποίηση εικόνας. Για το λόγο αυτό μελετήθηκε ο αντίστροφος διακριτός μετασχηματισμός συνημιτόνου, ο οποίος αποτελεί το πιο ενεργοβόρο κομμάτι στην κωδικοποίηση εικόνας και η σχέση της ακρίβειάς του με το μήκος λέξης του επεξεργαστή. Στη συνέχεια κατασκευάστηκαν οι δομικές μονάδες για τις αριθμητικές πράξεις του επεξεργαστή, αθροιστές, αφαιρέτες και πολλαπλασιαστές με δύο διαφορετικά μήκη λέξης και τέλος οι υπόλοιπες μονάδες του. Τα αποτελέσματα της σύνθεσής του δείχνουν ότι απαιτεί περισσότερες πύλες για την κατασκευή του από έναν αντίστοιχο σταθερού μήκους, όμως προσφέρει πολλά πλεονεκτήματα στη μείωση της κατανάλωσης. | en |
| dc.description.translatedabstract | Power saving is today's most important problem in digital circuits. Several methods have been proposed, including the use of a dynamically changing processor wordlength. With the adoption of this technique, calculations requiring maximum accuracy would use the maximum processor wordlength, while in those where low power is the main target a smaller wordlength could be used. Such requirements are frequently found in digital signal processing applications, such as image coding. Consequently, this diploma thesis studies the inverse discrete cosine transform, which is the most power-intensive part in image coding and the relation of its accuracy to the processor wordlength. After that, the structure of the blocks of the arithmetic and logic unit is explained, in order for the adders, subtracters and multipliers to be constructed with two different wordlengths and finally the remaining units of the processor are designed. The synthesis results show that this processor requires more gates. On the other hand, it offers many advantages in static and dynamic power reduction. | en |
| dc.identifier.uri | https://hdl.handle.net/10889/3995 | |
| dc.language.iso | gr | en |
| dc.rights | 6 | en |
| dc.subject | Επεξεργαστής μεταβλητού μήκους λέξης | en |
| dc.subject | Διακριτός μετασχηματισμός συνημιτόνου | en |
| dc.subject.alternative | Variable wordlength processor | en |
| dc.subject.alternative | Discrete cosine transform | en |
| dc.subject.ddc | 004.256 | en |
| dc.title | Αναδιάταξη μονάδων ψηφιακής επεξεργασίας σημάτων βάσει των μεταβαλλόμενων αναγκών σε δυναμική περιοχή | en |
| dc.type | Thesis | en |