Βελτιστοποίηση τεχνικών δυναμικής αναδιάταξης για βελτιωμένη αξιοποίηση πόρων σε FPGA-based συστήματα
Loading...
Date
2025-09-18
Authors
Τσιμή, Στυλιανή
Journal Title
Journal ISSN
Volume Title
Publisher
Abstract
Η συνεχής πρόοδος στον τομέα των ψηφιακών συστημάτων και της ασφάλειας-δεδομένων έχει ενισχύσει την ανάγκη για ευέλικτες, αποδοτικές και επεκτάσιμες-υλοποιήσεις κρυπτοσυστημάτων. Σε αυτό το πλαίσιο, οι επαναδιαμορφώσιμες συσκευές-όπως οι επιτόπιοι προγραμματιζόμενοι πίνακες πυλών (FPGAs- Field Programmable Gate-Arrays) βρίσκουν εφαρμογή σε ένα ευρύ φάσμα τομέων. H δυνατότητα-επαναπρογραμματισμού τους προσφέρει σαφές πλεονέκτημα έναντι των ειδικά-σχεδιασμένων ολοκληρωμένων κυκλωμάτων (ASICs). Μία από τις πιο προηγμένες τεχνικές-που προσφέρουν τα FPGA είναι δυναμική αναδιάταξη, η οποία επιτρέπει την αλλαγή της-λειτουργίας τους κατά τη διάρκεια εκτέλεσης, ανάλογα με τις απαιτήσεις της εκάστοτε-εφαρμογής. Επιπλέον, τα FPGA υποστηρίζουν την μερική επαναδιαμόρφωση (Partial-Reconfiguration - PR) κατά την οποία τροποποιούνται μόνο συγκεκριμένα τμήματα του-υλικού σε πραγματικό χρόνο. Η παρούσα διπλωματική εργασία εξετάζει την εξομοίωση της-τεχνικής αυτής στον κρυπτογραφικό αλγόριθμο ISAP. Ο ISAP αποτελεί έναν ελαφροβαρύ-(lightweight) αλγόριθμο που ξεχωρίζει για την ανθεκτικότητα του σε επιθέσεις μέσω-πλευρικών καναλιών και έχει προταθεί στο πλαίσιο του διαγωνισμού NIST Lightweight-Cryptography. Το σύστημα υλοποιείται στο System-on-Chip (SoC) xczu7ev-ffvc1156-2-e της-οικογένειας Zynq Ultrascale+ της εταιρείας Xilinx. Από την υλοποίηση παρατηρήθηκε ότι η-προτεινόμενη αρχιτεκτονική επιτυγχάνει υψηλή αποδοτικότητα, μειωμένη κατανάλωση-πόρων και βελτιωμένη ευελιξία σε σχέση με στατικές υλοποιήσεις. Τα αποτελέσματα αυτά-αποδεικνύουν τη χρησιμότητα της μερικής επαναδιαμόρφωσης σε κρυπτογραφικές-εφαρμογές.
Description
Keywords
Δυναμική αναδιάταξη, Βελτιστοποίηση απόδοσης, Μερική επαναδιαμόρφωση