Hardware acceleration of AI/ML algorithm for fault detection in power distribution grid
| datacite.contributor.RelatedPerson | Μπίρμπας, Αλέξιος | |
| datacite.contributor.RelatedPerson | Θεοδωρίδης, Γεώργιος | |
| datacite.contributor.Supervisor | Μπίρμπας, Μιχαήλ | |
| dc.contributor.author | Κουκουλάς, Αλέξανδρος | |
| dc.contributor.other | Koukoulas, Alexandros | |
| dc.date.accessioned | 2024-10-10T10:23:46Z | |
| dc.date.available | 2024-10-10T10:23:46Z | |
| dc.date.issued | 2024-10-09 | |
| dc.degree | graduateThesis | |
| dc.description.abstract | This thesis deals with the hardware acceleration of a machine-learning model for fault detection in power distribution grids. The main purpose is to implement the fault location, identification, and type classification (FLITC) algorithm on hardware devices to increase the execution speed with little loss in accuracy. The algorithm involves Convolutional Neural Networks (CNNs) to identify faulty feeders and branches. It classifies the type of fault into eleven different categories and estimates its location. In particular, the FFNN model is responsible for detecting faulty feeders and is trained with a training dataset. A validation dataset is used to find the accuracy of its predictions. The trained model is initially quantized to reduce its size and processing latency. Three different quantization techniques are implemented: TensorFlow-Lite Dynamic Range, TensorFlow-Lite Full Integer, and Vitis-AI TensorFlow-2. After being quantized with the Vitis-AI TensorFlow-2 method, the model is compiled and executed on the FPGA hardware device Xilinx Zynq UltraScale+ MPSoC ZCU104 through a Deep learning Processor Unit (DPU). The FPGA execution is compared to the corresponding CPU and Raspberry Pi implementations of the TensorFlow-Lite models. Multithreading application using two DPUs was also tested, to reduce the latency further. In this way, more efficient fault detection in distribution networks is achieved, potentially leading to better network management. | |
| dc.description.translatedabstract | Η παρούσα διπλωματική εργασία αφορά την επιτάχυνση σε υλικό ενός μοντέλου μηχανικής μάθησης για την ανίχνευση σφαλμάτων σε δίκτυα διανομής ηλεκτρικής ενέργειας. Ο κύριος σκοπός είναι η υλοποίηση του αλγόριθμου εντοπισμού, αναγνώρισης και ταξινόμησης τύπου σφάλματος (FLITC) σε συσκευές υλικού για την αύξηση της ταχύτητας εκτέλεσης του έχοντας μικρή απώλεια στην ακρίβεια. Ο αλγόριθμος περιλαμβάνει Συνελικτικά Νευρωνικά Δίκτυα (CNN) για τον εντοπισμό ελαττωματικών τροφοδοτών και κλάδων. Ταξινομεί τον τύπο σφάλματος σε έντεκα διαφορετικές κατηγορίες και εκτιμά τη θέση του. Ειδικότερα, το μοντέλο FFNN που είναι υπεύθυνο για τον εντοπισμό ελαττωματικών τροφοδοτών εκπαιδεύεται με ένα σύνολο δεδομένων εκπαίδευσης. Ένα σύνολο δεδομένων επικύρωσης χρησιμοποιείται για την εύρεση της ακρίβειας των προβλέψεών του. Αρχικά, το εκπαιδευμένο μοντέλο κβαντοποιείται για να μειωθεί το μέγεθος του και να βελτιωθεί ο χρόνος εκτέλεσης. Εφαρμόζονται οι εξής διαφορετικές τεχνικές κβαντισμού: TensorFlow-Lite Dynamic Range, TensorFlow-Lite Full Integer και Vitis-AI TensorFlow-2. Μετά τον κβαντισμό με τη μέθοδο του Vitis-AI TensorFlow-2, το μοντέλο μεταγλωττίζεται και εκτελείται στη συσκευή υλικού Xilinx Zynq UltraScale+ MPSoC ZCU104 (FPGA) μέσω μιας μονάδας επεξεργαστή βαθιάς μάθησης (DPU). H εκτέλεση στο FPGA συγκρίνεται με τις αντίστοιχες υλοποιήσεις των μοντέλων TensorFlow-Lite σε CPU και Raspberry Pi, αντίστοιχα. Δοκιμάζεται επίσης η εκτέλεση δύο DPUs παράλληλα με τη χρήση του multithreading, για περαιτέρω μείωση της καθυστέρησης. Με τον τρόπο αυτό επιτυγχάνεται ταχύτερη και αποτελεσματικότερη ανίχνευση σφαλμάτων σε δίκτυα διανομής, που ενδεχομένως οδηγεί σε καλύτερη διαχείριση του δικτύου. | |
| dc.identifier.uri | https://hdl.handle.net/10889/28230 | |
| dc.language.iso | en | |
| dc.subject | Hardware acceleration | |
| dc.subject | Artificial intelligence | |
| dc.subject | Machine learning | |
| dc.subject | Neural networks | |
| dc.subject | Deep learning | |
| dc.subject.alternative | Επιτάχυνση υλικού | |
| dc.subject.alternative | Τεχνητή νοημοσύνη | |
| dc.subject.alternative | Μηχανική μάθηση | |
| dc.subject.alternative | Νευρωνικά δίκτυα | |
| dc.subject.alternative | Βαθιά μάθηση | |
| dc.title | Hardware acceleration of AI/ML algorithm for fault detection in power distribution grid | |
| dc.title.alternative | Επιτάχυνση σε υλικό AI/ML αλγόριθμου για εντοπισμό σφαλμάτων σε distribution power grid |
Files
Original bundle
1 - 1 of 1
Loading...
- Name:
- HARDWARE ACCELERATION OF AIML ALGORITHM FOR FAULT DETECTION IN POWER DISTRIBUTION GRID.pdf
- Size:
- 3.57 MB
- Format:
- Adobe Portable Document Format
License bundle
1 - 1 of 1
No Thumbnail Available
- Name:
- license.txt
- Size:
- 5.02 KB
- Format:
- Item-specific license agreed upon to submission
- Description: